1、课程导学与实验环境

实验工具知识测试

1、Logisim中引脚的位宽最多是多少位?
    A、8
    B、16
    C、32
    D、64

2、Logisim中蓝色线缆代表什么值
    A、0
    B、1
    C、x(不确定值)
    D、其他

3、Logisim中墨绿色线缆代表什么值?
    A、0
    B、1
    C、x(不确定)
    D、其他

4、Logisim中亮绿色线缆代表什么值?
    A、0
    B、1
    C、x(不确定)
    D、其他

5、Logisim中黑色线缆代表什么值?
    A、0
    B、1
    C、x (不确定值)
    D、多位宽数据

6、Logisim中橙色线缆代表什么值?
    A、0
    B、1
    C、x(不确定)
    D、位宽不匹配

7、Logisim中灰色线缆代表什么值?
    A、0
    B、1
    C、x(不确定)
    D、飞线

8、Logisim中红色线缆代表什么值?
    A、0
    B、1
    C、x
    D、错误

9、LOGISIM的工具栏手指图标作用
    A、选中工具
    B、戳工具
    C、方向工具
    D、画线工具

10、LOGISIM中 CTRL+D快捷键经常使用,其功能是
    A、复制
    B、粘贴
    C、创建副本
    D、撤销

11、Logisim中引脚组件支持哪些快捷键?
    A、键盘方向键
    B、数字键
    C、ALT+数字键
    D、Ctrl+数字键

12、Logisim中逻辑与门组件支持的快捷键有哪些?
    A、方向键
    B、数字键
    C、ctrl+数字键
    D、alt+数字键

13、Logisim电路出现红色线缆的原因是?
    A、数据短路引起的冲突,电路初始化短路的两个输入是相同的,运行过程中变成了相反的值导致数据冲突
    B、Logisim程序的Bug
    C、部分子电路或者组件有未连接的输入
    D、以上都不是

14、Logisim电路出现蓝线如何处理?
    A、检查是否存在未连接输入
    B、利用复位功能复位电路
    C、Logisim存在bug,采用重启大法解决
    D、尝试重新设置模拟菜单中的启用信号模拟,默认是开启

15、Logisim电路出现震荡如何处理?
    A、震荡是因为不恰当回路造成的电路死循环,应尝试找到电路中的反馈回路
    B、Logisim重启大法
    C、关闭模拟菜单中的信号模拟,利用信号传递一步Ctrl+I功能查看信号回路建立的过程
    D、Ctrl+R 重置模拟器

16、组合电路中的毛刺如何进行处理?
    A、增加缓冲器
    B、增加连线
    C、选通法,比如利用时钟同步采样信号
    D、增加分线器

17、LOGISIM平台能支持哪些课程的实验
    A、数字电路
    B、计算机组成原理
    C、计算机系统结构
    D、PYTHON语言

18、LOGISIM的组合逻辑电路的电路分析功能,可以:
    A、分析出所设计电路的真值表
    B、用函数表达式自动生成电路
    C、用真值表自动生成电路
    D、自动对已有的电路化简和美化

19、Logisim中的输入引脚可以通过修改属性变成输出引脚?

20、Logisim工具栏中的手形戳工具图标可以动态修改引脚的值?

21、Logisim中如将引脚属性的“未定义处理”定义为上拉或下拉,是否表示对应引脚作为子电路使用时可以悬空不连?

22、Logisim中线路库中引脚的默认属性不合我意,放置到电路图中还需要进行适当修改才能使用,Logisim不能修改组件的默认属性?

23、Logisim中引脚的朝向和引脚在默认子电路中的封装中的位置有关系。

24、Logisim中逻辑门组件属性框中的反转属性的作用是将对应的输入项取反。

25、Logisim中分线器组件是有方向性的。

26、Logisim中手型戳工具点击线路可以查看线路的值

27、Logisim中隧道标签用于组件连接,系统中只允许两个相同名字的隧道标签

28、Logisim中组合逻辑分析功能中的真值表选项卡中输入信号可以输入无关项。

29、Logisim中组合逻辑分析功能中的真值表选项卡中输出信号可以输入无关项。

30、Logisim中组合逻辑分析功能中的最小项选项卡可以进行表达式化简。

31、Logisim中main电路也可以作为子电路被其他电路调用。

32、Logisim中子电路的延迟和单个逻辑门的延迟一样。

33、导出电路图像时,缩放系数越高,图像精度越高

34、LOGISIM中的组件有延迟,所有的逻辑门延迟时间相同

3 数据表示实验 (组成原理)

数据表示单元测验

1、下列关于ASCII编码的描述,正确的是()
    A、使用8位二进制代码,最右边一位为1
    B、使用8位二进制代码,最左边一位为0
    C、使用8位二进制代码,最右边一位是0
    D、使用8位二进制代码,最左边一位是1

2、在按字节编址的计算机中,若数据在存储器中以小端方案存放。假定int型变量i的地址为08000000H,i的机器数为01234567H,地址08000000H单元的内容是()
    A、01H
    B、23H
    C、45H
    D、67H

3、设在网络中传送采用偶校验的ASCII码,当收到的信息位为1010 1001时,可以断定()
    A、未出错
    B、出现偶数位错
    C、未出错或出现偶数位错
    D、出现奇数位错

4、下列校验码中,奇校验正确的有()
    A、110100111
    B、001000111
    C、010110011
    D、110100001

5、用1位奇偶校验能检测出1位主存错误的百分比为()
    A、0%
    B、100%
    C、50%
    D、无法确定

6、已知大写英文字母A的ASCII编码为41H、现字母F被存放在某个存储单元中,若用偶校验(假设最高位作为校验位),则该存储单元中存放的十六进制数为()
    A、46H
    B、C6H
    C、47H
    D、C7H

7、假设最多发生一位错,用海明码来发现并纠正1位错、信息位为8位,则校验位的位数为()
    A、1
    B、3
    C、4
    D、8

8、在大量数据传送过程中,常用且有效的检验方法是()
    A、海明码校验
    B、偶校验
    C、奇校验
    D、CRC

9、假设有可能出现两位错,用海明码对长度为8位的数据进行检错、纠错时,若能纠正一位错,则校验位数至少为()
    A、2
    B、3
    C、4
    D、5

10、待校验的数据为D8~D1=1010 1011,若采用海明校验,设海明码具有一位纠错能力,P13为总偶校验位,其海明码为()
    A、0101001011111
    B、0100001111111
    C、101010111010
    D、101010101011

11、待校验的数据为D8~D1=1010 1011,若采用CRC编码,且生成多项式为10011,则其CRC码为();
    A、0101001011111
    B、0100001111111
    C、101010111010
    D、101010101011

12、以下关于校验码的叙述中,正确的是()
    A、校验码的码距必须大于2
    B、校验码的码距越大,检错、纠错能力越强
    C、增加奇偶校验位的位数,可以提高奇偶验的正确性
    D、采用奇偶校验可检测出一位数据错误的位置并加以纠正
    E、采用海明校验可检测出一位数据错误的位置并加以纠正
    F、CRC码是通过模2除法运算来建立数据和校验位之间的约定关系的

13、有可能发现两位错误并能纠正1位错的编码是()
    A、CRC码
    B、海明码
    C、偶校验码
    D、奇校验码

14、在CRC编码传输体系中,接收端检测出某一位数据错误后,可能采取的策略是()
    A、请求重发
    B、删除数据
    C、通过余数值自行纠正
    D、忽略错误

4 运算器设计

运算器单元测试

1、在补码的加减法中,用双符号位判断溢出,符号位为10时,表示()
    A、结果为正数,无溢出
    B、结果正溢出
    C、结果负溢出
    D、结果为负数,无溢出

2、原码乘法是()
    A、先取操作数绝对值相乘,符号位单独处理
    B、用原码表示操作数,然后直接相乘
    C、被乘数用原码表示,乘数取绝对值,然后相乘
    D、乘数用原码表示,被乘数取绝对值,然后相乘

3、在原码一位乘法中,()
    A、符号位参加运算
    B、符号位不参加运算
    C、符号位参加运算,并根据运算结果改变结果中的符号位
    D、符号位不参加运算,并根据运算结果确定结果中的符号

4、原码乘法时,符号位单独处理乘积的方式是()
    A、两个操作数符号相“与"
    B、两个操作数符号相“或"
    C、两个操作数符号相“异或”
    D、两个操作数中绝对值较大数的符号

5、实验中设计的32位ALU作为运算器的核心部件,其属于()
    A、时序逻辑电路
    B、组合逻辑电路
    C、控制器
    D、寄存器

6、在多位加法器中,影响加法器运算速度的关键因素是()
    A、门电路的级延迟
    B、元器件速度
    C、进位传递延迟
    D、各位加法器速度的不同

7、用8片74181和两片74182可组成()
    A、组内并行进位、组间串行进位的32位ALU
    B、二级先行进位结构的32位ALU
    C、组内先行进位、组间先行进位的16位ALU
    D、三级先行进位结构的32位ALU

8、组成一个运算器需要多个部件,但下面的()不是组成运算器的部件
    A、状态寄存器
    B、数据总线
    C、ALU
    D、地址寄存器

9、加法器采用并行进位的目的是()
    A、增强加法器功能
    B、简化加法器设计
    C、提高加法器运算速度
    D、保证加法器可靠性

10、补码一位乘法器中,部分积移位时应当采用( )
    A、算数右移
    B、算数左移
    C、逻辑右移
    D、逻辑左移

11、原码一位乘法器中参与运算数据的数据位数是 8,则计数器记录的数值应与( )进行比较
    A、6
    B、7
    C、8
    D、9

12、在原码补码一位乘法器的实验中,为实现停机操作,比较结果要连接到( )的使能端
    A、寄存器
    B、计数器
    C、多路选择器
    D、计数器和多路选择器

13、判断加减法溢出时,可采用判断进位的方式,若符号位的进位为C0,最高位的进位为C1,则产生溢出的条件是
    A、C0产生进位
    B、C1产生进位
    C、C0、C1都产生进位
    D、C0、C1都不产生进位
    E、C0产生进位,C1不产生进位
    F、C0不产生进位,C1产生进位

14、在原码补码一位乘法器的实验中,为实现停机操作,用到的器件有( )
    A、计数器
    B、比较器
    C、寄存器
    D、多路选择器

5 存储系统设计

存储系统单元测试

1、某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址,现要用2K×8位的ROM范片和4K×4位的RAM的芯片来设计该存储器,需要上述规格的ROM芯片数和RAM芯片数分别是()
    A、1、15
    B、2、15
    C、1、30
    D、2、30

2、假定用若干2K×4位的芯片组成一个8K×8位的存储器,则址0B1FH所在芯片的最小地址是()
    A、0000H
    B、0600H
    C、0700H
    D、0800H

3、某存储器容量为64KB,按字节编址,地址4000-5FFFH为ROM区,其余为RAM区。若采用8K×4位的SRAM芯片进行设计,则需要该芯片的数量是()
    A、7
    B、8
    C、14
    D、16

4、某计算机存储器接字节编址,主存地址空间大小为64MB,现用4M×8位的RAM芯片组成64MB的主存储器,则存储器地址寄存器MAR的位数至少是()位
    A、22
    B、23
    C、25
    D、26

5、用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器,则在字方向和位方向分别扩展了()倍
    A、4、2
    B、8、4
    C、2、4
    D、4、8

6、设CPU地址总线有24根,数据总线有32根,用512K×8位的RAM芯片构成该机的主存储器,则该机主存最多需要()片这样的存储芯片
    A、256
    B、512
    C、64
    D、128

7、地址总线各位编号依次为A15(高位)~A0(低位),用4K×4位的存储芯片组成16KB存储器,则产生片选信号的译码器的输入地址线应该是()
    A、A12A13
    B、A0A1
    C、A2A3
    D、A14A15

8、若内存地址区间为4000~43FFH,每个存储单元可存储16位二进制数,该内存区域用4片存储器芯片构成,构成该内存所用的存储器芯片的容量是()。
    A、512x16bit
    B、256×8bit
    C、256×16bit
    D、1024×8bit

9、内存接字节编址,地址从9000到CFFFFH,若用存储容量为16K×8位芯片构成该内存,至少需要的芯片数是()
    A、2
    B、4
    C、8
    D、16

10、若片选地址为111时,选定某一32K×16位的存储芯片工作,则该芯片在存储器中的首地址和末地址分别为
    A、00000H,01000H
    B、38000H,3FFFFH
    C、3800H,3FFFH
    D、0000H,0100H

11、MIPS寄存器实验中,R1,R2引脚的含义是()
    A、寄存器数据输出
    B、寄存器数据输入
    C、写寄存器编号
    D、读寄存器编号

12、MIPS寄存器实验中,WE引脚的功能是()
    A、为0时写寄存器
    B、为1时写寄存器
    C、为1时读寄存器
    D、为0是读寄存器

13、MIPS寄存器文件实验中,每个寄存器的数据宽度是()
    A、8
    B、16
    C、24
    D、32

14、MIPS RAM存储器实验中,模式控制位mode=()时表示进行字节访问
    A、00
    B、01
    C、10
    D、11

15、MIPS RAM存储器实验中,当mode=01, 地址低2位为11时,如果从4个存储器读出的数据从高位到低位分别是01020304,则存储器实际输出为()
    A、00000001
    B、00000002
    C、00000003
    D、00000004

16、MIPS RAM存储器实验中,当mode=10, CPU送来的内存地址为0x0003, CPU送来的数据位0x00001122,则实际进行的写操作是()
    A、将0x1122写到0x0000指向的内存字的高半字。
    B、将0x1122写到0x0000指向的内存字的低半字。
    C、将0x0000写到0x0000指向的内存字的低半字。
    D、将0x0000写到0x0000指向的内存字的高半字。

17、2路组相联存储器实验中,CPU送来的主存地址会被划分为()个部分
    A、3
    B、2
    C、1
    D、4

18、2路组相联存储器实验中,CPU送来的地址的组索引字段有()位
    A、2
    B、1
    C、0
    D、3

19、2路组相联存储器实验中, BlkIn引脚的作用是()
    A、从块交换逻辑获取数据
    B、向块交换逻辑写数据
    C、块交换逻辑通知Cache数据准备好
    D、Cache向块交换逻辑输出的地址
    E、三态门

20、2路组相联存储器实验中,每次执行Cache访问时,同时启动的比较电路有()个。
    A、1
    B、2
    C、3
    D、4

21、2路组相联实验中用到了很多的三态门,将三态门打开的控制信号是()有效。
    A、0
    B、1
    C、0或1都可以
    D、高阻态

22、2路组联实验中,淘汰标志位清0是由下列信号控制的()。
    A、L0&Set0
    B、hit
    C、clk
    D、C0

23、在Cache存储器实验中,Cache和主存之间有()等映象方式。
    A、全相联
    B、直接相联
    C、2路组相联
    D、4路组相联

24、在MIPS RAM存储器实验中,RAM的工作模式有()
    A、字访问模式
    B、半字方式模式
    C、字节访问模式
    D、双字访问模式

6 MIPS CPU设计

CPU设计单元测试(SPOC)

1、MIPS寄存器文件中0号寄存器的功能是()
    A、恒零值
    B、基址寄存器
    C、堆栈指针寄存器
    D、通用寄存器

2、单周期CPU设计实验中32位的PC值如何连接到指令存储器()
    A、去掉高位,同时去掉低2位
    B、直接连接
    C、去掉低2位
    D、去掉高位

3、单周期cpu设计实验中,程序存放在()
    A、统一的存储器
    B、指令存储器
    C、数据存储器
    D、控制存储器

4、单周期CPU设计实验中指令存储器数据位宽是多少()
    A、32位
    B、8位
    C、16位
    D、64位

5、单周期CPU设计实验中如何实现syscall停机指令()
    A、控制PC寄存器使能端
    B、控制指令存储器使能端
    C、控制时钟信号停止
    D、控制PC寄存器的数据输入端不变

6、单周期CPU设计实验中控制器单元是由()构成
    A、组合逻辑电路
    B、同步时序逻辑电路
    C、异步时序逻辑电路
    D、混合时序电路

7、单周期CPU设计实验中ADDI指令中()
    A、W#接分线器的rs 25:21
    B、W#接分线器的rt 20:16
    C、W#接分线器的rd 15:11
    D、W#接分线器的imm 15:0

8、单周期CPU设计实验中ADD指令中()
    A、W#接分线器的rs 25:21
    B、W#接分线器的rt 20:16
    C、W#接分线器的rd 15:11
    D、W#接分线器的imm 15:0

9、J型指令的imm位数
    A、16
    B、20
    C、26
    D、32

10、寄存器组模块的rs#输入和R1输出的位数分别是
    A、5 32
    B、6 32
    C、6 64
    D、4 16

11、单周期CPU实验中数据存储器部件的数据输入只能来自
    A、寄存器组部件的R2输出
    B、寄存器组部件的R1输出
    C、ALU的运算结果
    D、指令的imm部分

12、单周期CPU实验中数据存储器部件的地址输入只能来自
    A、PC+4
    B、寄存器组部件的R2输出
    C、ALU的运算结果
    D、指令的imm部分

13、单周期CPU实验中硬布线控制器的ALU_OP输出位数是
    A、1位
    B、2位
    C、3位
    D、4位

14、单周期CPU实验中如何控制数据写入正确的寄存器()(
    A、控制W#为写入寄存器编号
    B、控制WD为写入数据
    C、控制WE=1
    D、控制R1,R2为高阻抗态

15、单周期CPU设计实验中,控制器的输入引脚包括
    A、分线器的OP 31:26
    B、分线器的rs 25:21
    C、分线器的rt 20:16
    D、分线器的FUNC 5:0

16、CPU设计实验中BEQ指令,通过控制PC前方的多路选择器完成顺序或者跳转;多路选择器可以选择的值有
    A、PC+4
    B、PC+imm
    C、PC+4+imm
    D、PC+1+imm

17、单周期CPU实验中寄存器组部件的W#输入可能来自指令的()部分
    A、rt
    B、rd
    C、rs
    D、imm

18、单周期CPU实验中ALU部件的SrcB输入可能来自()
    A、寄存器组部件的R2输出
    B、指令的imm部分
    C、寄存器组部件的R1输出
    D、PC+4

19、单周期CPU实验中寄存器组部件的WD输入可能来自
    A、数据存储器输出
    B、ALU的运算结果
    C、指令的imm部分
    D、PC+4

20、关于单周期CPU实验中哪些叙述是正确的?
    A、采用指令存储器和数据存储器分立的哈弗结果
    B、没有设置指令寄存器
    C、PC存放的是字节地址
    D、ALU的运算特征进入PSW寄存器