第3章 组合逻辑电路

期中测试

1、一组合电路输入信号的变化顺序有以下三种情况,当 时,将可能出现竞争冒险。
    A、00→01→11→10
    B、00→01→10→11
    C、00→10→11→01
    D、00→10→11→00

2、串行加法器进位信号采用 传递,而并行加法器的进位信号采用 传递。
    A、超前,逐位
    B、逐位,超前
    C、逐位,逐位
    D、超前,超前

3、
    A、110
    B、011
    C、101
    D、111

4、一个十六路数据选择器,其地址输入端有 个。
    A、16
    B、8
    C、2
    D、4

5、采用4位比较器7485对两个四位二进制数进行比较时,先比较 位。
    A、最低
    B、次高
    C、次低
    D、最高

6、4线-10线译码器中输出状态只有F2=0,其余输出端均为1,则它的的输入状态应取
    A、0011
    B、1000
    C、0010
    D、1001

7、余3码是 码,减3后是 码,然后加上后六种状态是 码。
    A、余3,8421,5421BCD
    B、8421, 有权,无权
    C、循环,2421BCD,有权
    D、无权,8421BCD,8421

8、已知逻辑函数F=A(B+DC),选出下列可以肯定使F=1的状态是 。
    A、A=0,BC=0,D=0
    B、A=0,BD=0,C=0
    C、AB=1,C=0,D=0
    D、AC=1,B=0

9、某一逻辑函数真值确定后,下面描述该函数功能的方法中,具有唯一性的是 。
    A、逻辑函数的最简与或式
    B、逻辑函数的最小项之和表达式
    C、逻辑函数的最简或与式
    D、逻辑函数的最大项之和表达式

10、卡诺图中的逻辑相邻或对称相邻具有 码特征,其数值不同只是在位上差 位。
    A、余3码, 2
    B、8421码, 3
    C、循环码, 2
    D、格雷码, 1

11、
    A、同或
    B、与
    C、或
    D、异或

12、信号A和0异或相当于 门,信号A和1异或相当于 门。
    A、与门、或门
    B、缓冲门、非门
    C、或门、非门
    D、缓冲门、与门

13、
    A、×、m、×、×、×、M
    B、×、×、m、×、×、M
    C、×、M、m、×、×、×
    D、×、m、×、×、M、×

14、一位十六进制数可以用( )位二进制数来表示。
    A、1
    B、2
    C、4
    D、16

15、十进制数25用8421BCD码表示为( )。
    A、10101
    B、00100101
    C、100101
    D、10101

16、能够实现将输入的每个高低电平信号变成一个对应的二进制代码的是( )
    A、编码器
    B、译码器
    C、数据选择器
    D、数据比较器

17、74HC138指的是( )
    A、编码器
    B、译码器
    C、加法器
    D、数据选择器

18、能够实现将每个输入的二进制代码译成对应的输出高、低电平信号的是( )
    A、编码器
    B、译码器
    C、数据选择器
    D、数据比较器

19、74HC148指的是( )
    A、编码器
    B、译码器
    C、数据选择器
    D、数据比较器

20、74HC153指的是( )
    A、编码器
    B、译码器
    C、数据选择器
    D、加法器

21、在下列逻辑电路中,是组合逻辑电路的有___________。
    A、译码器
    B、编码器
    C、全加器
    D、具有反馈性能的寄存器

22、在如图所示的卡诺图中,化简后的逻辑函数是
    A、
    B、
    C、
    D、

23、对于如图所示的波形, A、B为输入,F为输出,其反映的逻辑关系是
    A、与非关系
    B、异或关系
    C、同或关系
    D、或关系
    E、无从判断

24、最小项ABCD的逻辑相邻项是 。
    A、
    B、
    C、
    D、

25、以下代码中为无权码的为( )
    A、8421BCD码
    B、5421BCD码
    C、余三码
    D、格雷码

26、以下代码中为恒权码的为( )。
    A、8421BCD码
    B、5421BCD码
    C、余三码
    D、格雷码

27、
    A、
    B、
    C、
    D、

28、门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。

29、数据分配器的结构与数据选择器相反,它是一种1路输入,多路输出的逻辑电路。从哪一路输出取决于地址控制端。

30、使能端的作用是克服竞争冒险和功能扩展。

31、8421码1001比0001大。

32、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

33、格雷码具有任何相邻码只有一位码元不同的特性。

34、

35、当传送十进制数5时,在8421奇校验码的校验位上值应为1。

36、在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。

37、

38、当8421奇校验码在传送十进制数(8)10时,在校验位上出现了1时,表明在传送过程中出现了错误。

39、卡诺图中几何相邻的三种情况是相接相邻、相对相邻和相重相邻。

40、最简与或式的定义是乘积项的个数最少,每个乘积项中相乘的变量个数也最少的与或表达式。

41、清除竞争冒险的常用方法有(1)电路输出端加 ;(2)输入加 ;(3)增加 。(作答请用顿号“、”间隔)

42、一个有使能端的译码器作数据分配器时,将数据输入端信号连接在 。

43、任意项和约束项有微小的区别,区别在于任意项值随便,约束项值不允许。约束项和任意项统称为 。

44、数字信号只有两种取值,分别表示为 和 。(作答请用顿号“、”间隔)

45、基本逻辑门有 、 和非门三种。(作答请用顿号“、”间隔)

46、复合门有与非门、或非门、与或非门和 、 等。(作答请用顿号“、”间隔)

47、在正逻辑中,“1”表示 ,“0”表示 。(作答请用顿号“、”间隔)

48、八输入端的编码器按二进制数编码时,输出端的个数是 。

49、四输入端的译码器的输出端的个数最多为 。

50、在多路传输过程中,能够根据需要将其中任意一路挑选出来的电路,称为 。

51、编码器可分为普通编码器和 。

第8章 脉冲产生与整形

期末考试

1、下列四个数中,与十进制数 不相等的是( )。
    A、
    B、
    C、
    D、

2、N个变量可以构成多少个最小项( )。
    A、N
    B、2N
    C、
    D、

3、将十进制数转换成八进制是( )。
    A、20
    B、22
    C、21
    D、23

4、译码器的输入地址线为4根,那么输出线为多少根( )。
    A、8
    B、12
    C、16
    D、20

5、三变量函数的最小项表示中不含下列哪项( )。
    A、m2
    B、m5
    C、m3
    D、m7

6、以下错误的是( )。
    A、数字比较器可以比较数字大小
    B、实现两个一位二进制数相加的电路叫全加器
    C、实现两个一位二进制数和来自低位的进位相加的电路叫全加器
    D、编码器可分为普通全加器和优先编码器

7、下列描述不正确的是( )。
    A、触发器具有两种状态,当Q=1时触发器处于1态
    B、时序电路必然存在状态循环
    C、异步时序电路的响应速度要比同步时序电路的响应速度慢
    D、边沿触发器具有前沿触发和后沿触发两种方式,能有效克服同步触发器的空翻现象

8、组合逻辑电路通常由( )组合而成。
    A、门电路
    B、触发器
    C、计数器
    D、寄存器

9、十六路数据选择器的地址输入(选择控制)端有( )个。
    A、16
    B、2
    C、4
    D、8

10、函数的结果是( )。
    A、AB
    B、A’B
    C、AB’
    D、A’B’

11、一个二进制序列检测电路,当输入序列中连续输入5位数码均为1时,电路输出1,则同步时序电路最简状态数为( )。
    A、4
    B、5
    C、6
    D、7

12、用1K*1位的RAM扩展成4K*2位应增加地址线( )根。
    A、1
    B、2
    C、3
    D、4

13、米利和莫尔型时序电路的本质区别是( )。
    A、没有输入变量
    B、当时的输出只和当时电路的状态有关,和当时的输入无关
    C、没有输出变量
    D、当时的输出只和当时的输入有关,和当时电路状态无关

14、在下列逻辑电路中,不是组合逻辑电路的有( )。
    A、译码器
    B、编码器
    C、全加器
    D、寄存器

15、同步时序电路和异步时序电路比较,其差异在于后者( )。
    A、没有触发器
    B、没有统一的时钟脉冲控制
    C、没有稳定状态
    D、输出只与内部状态有关

16、寻址容量为16K*8的RAM需要( )根地址线。
    A、4
    B、8
    C、14
    D、16

17、在何种输入情况下,“与非”运算的结果是逻辑0.( )
    A、全部输入是0
    B、任一输入是0
    C、仅一输入是0
    D、全部输入是1

18、随机存取存储器具有( )功能。
    A、读/写
    B、无读/写
    C、只读
    D、只写

19、已知逻辑函数F=A(B+DC),选出下列可以肯定使F=1的状态是( )。
    A、A=0,BC=0,D=0
    B、A=0,BD=0,C=0
    C、AB=1,C=0,D=0
    D、AC=1,B=0

20、具有约束条件的触发器有( )。
    A、主从RS触发器
    B、由主从RS触发器组成D触发器
    C、主从JK触发器
    D、由主从JK触发器组成D触发器

21、主从RS触发器不能完全克服多次翻转的原因是( )。
    A、主从RS触发器的主触发器工作原理和同步RS触发器相同
    B、主从RS触发器的从触发器工作原理和同步RS触发器相同
    C、输入信号R不稳定
    D、异步复位或置位不考虑时钟的到来就将输出清零或置1

22、某时序电路的外输入为X,输出为F,状态Q1Q0排序,其状态转换表如下表所示,则该电路的逻辑功能是( )。
    A、模3加/减计数器
    B、模4加法计数器
    C、模4减法计数器
    D、模4加/减计数器

23、一般情况下,寄存器与移位寄存器优先级别最高的是( )。
    A、保持
    B、复位
    C、置位
    D、右移

24、集成计数器74161和74163的区别是( )。
    A、预置
    B、8421码
    C、复位
    D、置9

25、移位寄存器的输出反馈到串行数据输入端组成了( )。移位寄存器。
    A、环形
    B、分频
    C、扭环形
    D、双向

26、在如图所示的卡诺图中,化简后的逻辑函数是( )。
    A、
    B、ABC+AC+B
    C、
    D、

27、构成一个5进制计数器需要5个触发器。

28、当时序逻辑电路存在有效循环时该电路能自启动。

29、八路数据分配器的地址输入(选择控制)端有8个。

30、超前进位加法器比串行进位加法器速度快。

31、译码器哪个输出信号有效取决于译码器的地址输入信号。

32、五进制计数器的有效状态为五个。

33、当时序逻辑电路存在无效循环时该电路不能自启动。

34、RS触发器、JK触发器均具有状态翻转功能。

35、两个二进制数相加,并加上来自高位的进位,称为全加,所用的电路为全加器。

36、设计一个3进制计数器可用2个触发器实现。

37、当决定事件发生的所有条件中任一个(或几个)条件成立时,这件事件就会发生,这种因果关系称为与运算。

38、在优先编码器电路中允许同时输入2个以上的编码信号。

39、将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。

40、在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。